基于集成计数器数字秒表实验设计,本论文主要论述了秒表论文范文相关的参考文献,对您的论文写作有参考作用。
秒表论文参考文献：
【摘 要】实验以集成电路数字计数器作为基础器件,以集成和非门作为辅助器件,以七段数码管显示数字,构成数字秒表,采用数字开关实现复位、暂停以及继续功能.特别有利于学习掌握时序电路设计的知识.
【关键词】集成电路 计数器 和非门 数字秒表
以集成电路实现数字秒表是数字逻辑电路课程教学中常选做的一项实验.本实验设计以集成电路数字计数器作为基础器件,原理清晰,难易程度适中,对学生掌握时序电路知识特别有利.
一、基本原理
实验中,数字秒表由两个集成计数器74LS161,一个集成和非门74LS00和两个七段数码管组成,如图1所示.两个74LS161分别用来作为低位计数器和高位计数器,实现00～59的计数,并用七段数码管来显示.低位和高位计数器分别实现“0～9”的十進制计数和“0～5”的六进制计数.通过清零端实现复位功能,使能端实现暂停和继续功能.
二、实现方法
1.数字秒表基础功能的实现
低位计数器和高位计数器都采用反馈置数法来分别实现十进制和六进制.低位计数器为“0～9”的十进制计数,当其计数至9,9的二进制为1001,将QA和QD和非反馈给置数端,从而使输出端等于输入端,由于输入端为0000,从而达到清零的目的,实现十进制循环计数；同理,高位计数器为“0～5”的六进制计数,当其计数为5,5的二进制为0101,将QA和QC和非反馈给置数端,实现六进制循环计数.低位和高位芯片串行级联实现进位.当低位芯片所连数码管达9,使高位芯片的时钟端口接入一个时钟脉冲,实现高位计数器加一,当低位计数器为“0～8”时,高位计时器的时钟端口无脉冲,从而保持当前数字.
2.数字秒表复位,暂停和继续功能的实现
清零端为低电平时,即可清零.闭合开关1,将低位和高位计数器的清零端接低电平,即可实现复位功能.而要实现暂停和继续功能,只需将低位计数器暂停和继续即可.当闭合开关2,低位计数器使能端都为低电平时,计数器保持,实现暂停功能,相反,当断开开关2,使能端都接高电平时,即可计数,从而实现继续功能.
三、结论
本实验只用到两个74LS161和一个74LS00,实现原理容易理解,对掌握数字逻辑中的时序电路设计有直接的帮助作用.
参考文献
[1]张小锋,刘洪.数字逻辑[M].北京：高等教育出版社,2013.1.
[2]张新喜.Multisim10电路仿真及应用[M].北京：机械工业出版社,2010.1.
结论：关于对不知道怎么写秒表论文范文课题研究的大学硕士、相关本科毕业论文物理秒表的读法图解论文开题报告范文和文献综述及职称论文的作为参考文献资料下载。
基于FPGA数字频率计设计
摘要：介绍了一种以FPGA作为核心器件，以Verilog作为描述语言的数字频率计测量方法，并通过Quartus II软件对编写的代码进行了时序仿。
数字摄影和设计艺术物化同构
摘 要：我们从简单的图像信息效应和直感性传播心理效应中看到了摄影传播的社会性和历史经验性。基于此论述数字摄影与设计艺术传播之间的关系，图像已经成。
民办高校数字电路实验改革
摘 要：数字电子技术在生活越来越重要，要求学生不仅系统地掌握数字逻辑电路的分析的基础知识，而且要有很强的实践动手能力。通过民办高校教师数字电路实。
基于FPGA简易数字信号发生器设计
摘 要：数字信号发生器作为科研和从事电子设计工作的一项重要设备，相比传统的模拟信号发生器，它具有测量信号的准确度高、精度高、变换速度快等优点。文。